1、上拉电阻 网上有很多观点认为硬件设计上一定要在 SDIO 的所有信号上加上拉电阻。根据当前对 SDIO 协议的理解，个人见解如下 首先上拉电阻的作用仅仅是使 SDIO 空闲状态，一些 IO 关闭输出的情况下，使 IO 信号保持为高电平。避免高阻态，电平不确定，导致主从机任意一方可能采样到错误的数据或信号，从而影响 SDIO 工作。SDIO 传输…

在拿到一个全新的硬件设计，SDIO 主从机芯片均未使用过的情况下，测试 SDIO 通信存在问题，可以做如下排查： 1、SDIO 主机无法识别从机 由于 SDIO 识别设备只用到 CLK\CMD 两个，且识别过程时钟频率仅 400KHz，所以对硬件走线基本没有要求。所以硬件上我们通常只要检查确保双方的 CLK\CMD 正确接通即可（当然如果主从机的 …